DIALOG(R)File 347: JAPIO(c) 1997 JPO & JAPIO. All rts. reserv.

02201676 SEMICONDUCTOR DEVICE

PUB. NO.: 62-118576 [JP 62118576 A] PUBLISHED: May 29, 1987 (19870529)

INVENTOR(s): TOMITA YUTAKA

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 60-258863 [JP 85258863]

FILED: November 18, 1985 (19851118)

ABSTRACTPURPOSE: To reduce lateral diffusion of a drain region and a source regionand to decrease parasitic electrostatic capacitances between a substrateand the drain region and the source region, by providing an MOS typesemiconductor element, in which insulating regions are provided between thefacing side surfaces of the drain region and the source region.

CONSTITUTION: In an MOS type semiconductor element, insulator regions 4 areprovided between the facing side surfaces of a drain region 2 and a sourceregion 3 on a semiconductor substrate 1. It is desirable that regions 4 are provided between the facing side surfaces betweenthe source region 4 and the drain region 2 other than a region 6, which isto become a channel. It is advantageous to form said insulator regions 4 with silicon oxide or silicon nitride in a semiconductor device using asilicon substrate. Thus, the depth of the junction of the drain region 2 adthe source region 3 is not affected by the channel length owing to thepresence of the insulator regions 4. The channel region 6 is formed aft ert he drain region 2 and the source region 3 are approximately completed. Therefore the effect of the lateral expansion of the source region 3 and the drain region 2 on the channel length is made small to the extent of thedepth of the channel region.

⑩ 日本国特許庁(IP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 昭62 - 118576

⑤Int_Cl.⁴

識別記号

庁内整理番号

H 01 L 29/78

8422-5F

匈公開 昭和62年(1987)5月29日

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 半導体装置

②特 顧 昭60-258863

②出 頭 昭60(1985)11月18日

砂発 明 者 富

豊

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

切出 願 人 日本電気株式会社

 \blacksquare

砂代 理 人 弁理士 内 原 晋

明細・普

発明の名称
 半導体装置

2 特許請求の範囲

- (1) 半導体基板上のドレイン領域とソース領域で対向する側面間に絶験物領域を有するM U S 型半導体業子を少くとも一つ具備することを特象とする半導体装置。
- (2) ドレイン領域とソース領域で対向する側面間 に形成した経験物領域はチャンネル領域を除く 両領域の側面領域を少なくとも全て覆っている 特許請求の範囲第(1)項記載の半導体装置。
- (3) シリコンを基板として形成した絶景物領域が 酸化シリコン、又は選化シリコン膜である特許 請求の範囲第(1)項又は第(2)項記載の半導体基置。

3. 発明の辞細な説明

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に高速で動作し、かつ微細加工に適し、大規模集積回路化に返した構造を有するM() S 型半導体業子を少くとも一つ含む半導体装置に関する。

〔従来の技術〕

従来、高速で動作し魯州加工に通する半導体接置の代表的な第子の例として、シリコンゲート型MOSトランジスタがあり、例えばエル・エル・パダス(L.L.Vadasg),エイ・エス・クローブ(A.S.Grove),ティー・エイ・ロウェ(T.A Rowe)及びジー・イー・ムア(G.E.Moore)の論文。シリコン・ゲート・テクノロジィ(Siliconーgate technology),プアイ・イー・イー・イー・スペクトラム(IEEE Spectrum),6,P28,Oct 1969 に掲載されている。従来のシリコンゲート型MOSトランジスタで

使来のシリコンゲート型MOSトランジスタでは、シリコンゲートのセルファラインでソース領域,ドレイン領域の不納物を、選択的に形成可能

て、ゲート電極とドレイン領域、ソース領域との 重なりはドレイン領域とソース領域の半導体基板 中の接合の標さと同程度の距離に自動位置合せが 出来る様になっていた。

[発明が解決しようとする問題点]

上述した半導体接置では、構成要素となるシリコンゲート型MUSトランジスタのゲート電弧によるセルファラインでソース領域とドレイン領域と所して、近域といるとのでは、ソース領域と下レイン領域と下レイン領域といるとのでは、ソース領域と下の受けるのでは、シリコン案子で金属配裂がアルミニウムである場合の3月程度以上の要合が破壊される恐れがあるからである。それ以上党いとアロイスパイクにより要合が破壊される恐れがあるからである。
で、アルマンドでは高温は所望するチャンネル長よりの6月 程度長くなり案子寸法がそれだけ大きくなる欠点があった。

従来は、前述ゲートによるセルファラインでゲート電極をソース領域、ドレイン領域に位置合せ

- 3 -

域以外の少くとも全てのソース領域とドレイン領域の対向する側面に存在することが好ましい。

また、前述の絶験物領域はシリコン基板を用いる半導体装置では酸化シリコンか翌化シリコンで 形成するのが好都合である。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例の疑断面図である。 第1図に示すように、本実施例では、半導体基板 1上のドレイン領域2とソース領域3の間に絶録 物領域4があり、前述絶録物4上にゲート電底7 がある。層間絶録度8にドレイン領域とコンタク ト孔9が形成されている。ドレイン領域2、ソース領域3の接合の表に計画の満に絶録 物層5が形成されている。ドレイン領域2、ソース領域3の接合の深さは前述の絶録物領域4への存在でチャンネル長に影響していない。接述する機に本発明の半導体接触の案子の場合、チャンネル する必要がなく、それだけ位置合せの余裕をもつ必要がなくなり登細化に適し高速動作する電子が得られる有効な手段であった。しかし、近年は位置合せ程度は技術進歩に従って 0.05 A 程度迄。 9 9 5以上の確率で達成可能となった為、かしろこの接合の限さによる電子寸法増大が問題となって来た。

また、ドレイン領域、ソース領域の接合の桑さは拡散層を形成する時の熱処理により決定するので製造条件により 0.05~0.2 m 程度以上のばらつきが生じることも多く短チャンネル化に伴って ステの耐圧不良を発生することがあった。

また、ソース領域、ドレイン領域と基板間に寄生静電容量が存在し高速での動作能力を低下させる欠点もあった。

(問題点を解決するための手段)

本発明の半導体装置は、ドレイン領域とソース 領域の対向する側面に絶縁物領域を有するM() S 型半導体果子を有して構成される。

なお前述の絶縁物領域は、チャンネルとなる領

- 4 -

領域 6 はドレイン領域 2 , ソース領域 3 をほぼ形成した後形成出来る為、ソース領域、ドレイン領域のチャンネル長に与える模拡がりの影響はチャンネル領域の保さ程度である。

第2図(a)~(d)は第1図に示した本発明の一実施例の製造方法を説明するために工程順に示した半導体ペレットの疑断面図である。本実施例は次の工程により作成することが出来る。

まず、第2図(a)に示すよりにP型のシリコン基板11に200~300KeV の高エネルギーで酸素粒子ピームを選択的に14,15で示す領域にシリコン基板11,表面から0.5 周程度の深さに打ち込み1000で程度の選案界開気中で熱処理を行い14,15の領域を酸化する。

次に、第2図(b)に示すように、後チャンネル領域とシリコン基板11を同一導電型にする為にホトレジスト21でマスクした後、全面にヒ業を50~100KeV 程度で 1×10¹⁵~1×10¹⁶ atm·/cm² 程イオン注入する。その後950万程の望業界題気中で熱処理を行って接合の梁さを 0.2m 程にす

る。

次に、第2回にに示すようにホトレジスト21を除去し全面に多結晶シリコン膜500Å程成長し、不要の多結晶シリコンを除去した後レーザ光線でアニールして多結晶シリコンを単結晶シリコン化すると同時にシリコン基板11よりヒ素を前述の単結晶化したシリコン中に拡散しドレイン領域12、ソース領域13を形成する。その後、単結晶化したシリコン層でチャンネル領域となる領域23をシリコン基板11と同電導化する為に150KeV程のエネルギでホウ素を10¹¹~10¹³atm/em²程イオン注入する。

次に、第2図(d)に示すように200Å2のゲート酸化膜22を形成し多結晶シリコンゲート電極17を形成する。多結晶シリコンゲート電極の位置合せ精度は前述の様に近年は0.05 周 程の精度でも実現可能となっている。次いで、スパッタ酸化膜やBPSG膜などにより層間絶縁膜を形成するとで表面を平担化した後、コンタクト孔19を形成し金異配線20を形成すると本発明の構造が

- 7 -

4. 図面の簡単な説明

第1凶は本発明の一実施例の凝断面図。第2図(a)~(d)は第1凶に示した本発明の一実施例の製造方法を説明するために工程順に示した半導体ペレットの凝断面図である。

1 ……半導体基板、2 ……ドレイン領域、3 …

…ソース領域、4 ……絶縁物領域、5 ……栗子間

分離の絶縁物領域、6 ……チャンネル領域、7 …

…ゲート電極、8 ……層間絶縁膜、9 ……コンタクト孔、10 ……金属配線層、11 …… P型シリコン基板、12 ……ドレイン領域、13 ……ソース領域、14 …… 絶縁物領域、15 ……栗子間分離の絶縁物領域、17 ……ゲート電極、18 …… 層間 起球物領域、19 ……コンタクト孔、20 …

…金属配線層、21 ……ホトレジスト、22 ……ゲート酸化膜、23 ……チャンネルとなる領域。

代理人 弁理士 内 原



得られる。


本実施例で触終的なドレイン領域12、ソース 領域13の接合の深さは 0.3 m 掲で、ドレイン領 域、ソース領域の横方向への拡散はそれぞれ 0.05 m 穏である。従来のシリコンゲート型M O S トラン ジスタの場合的述模拡がりは、0.3 m 位と考えら れる。

尚、シリコン基板はN型でもよく、その時は、 ドレイン領域、ソース領域を形成する不純物はホ ウ柔でよいことは言うまでもない。

[発明の効果]

以上説明した様に、ソース領域、ドレイン領域 の対向する何面に絶域膜層を形成することにより ドレイン領域、ソース領域の横万向の拡散を、前 述シリコン案子の場合で6分の1程(0.3→0.05μ) に低減出来、かつ基板とドレイン領域、ソース領 域の寄生静電容量を50多程低減出来る効果がある。

- 8 -



差 1 図

